EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

: 2002110999

PUBLICATION DATE

12-04-02

APPLICATION DATE

: 29-09-00

APPLICATION NUMBER

: 2000300993

APPLICANT:

TOSHIBA CORP;

INVENTOR:

HIRAOKA TOSHIRO;


INT.CL.

H01L 29/786 H01L 51/00

TITLE

TRANSISTOR AND MANUFACTURING

METHOD THEREFOR



ABSTRACT:

PROBLEM TO BE SOLVED: To provide a transistor of a low gate voltage which is

manufactured without using process at high temperatures.

SOLUTION: A thin-film transistor is provided which comprises a gate electrode 2, a gate insulating layer 3, a source electrode 4, a drain electrode 5, and a channel generation semiconductor layer 6 formed on a substrate 1. Here, the gate insulating layer 3 is used as high-dielectricity inorganic compound particles 3-1 which are diffused in an amorphous

insulator 3-2.

COPYRIGHT: (C)2002,JPO

(19)日本国特許庁(JP)

(i2) 公開特許公報(A)

(11)特許出願公開番号 特開2002-110999 (P2002-110999A)

(43)公開日 平成14年4月12日(2002.4.12)

(51) Int.Cl.7

裁別記号

FI:

テーマコート*(参考)

H01L 29/786

51/00

H01L 29/78

617T 5 F 1 1 0

29/28

29/78

618B

審査請求 未請求 請求項の数6 OL (全 13 頁)

(21)出願番号

特顏2000-300993(P2000-300993)

(22)出願日

平成12年9月29日(2000.9.29)

(71) 出顧人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72) 発明者 青木 伸也

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72) 発明者 加藤 理一

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 100081732

弁理士 大胡 典夫


最終頁に続く

(54) 【発明の名称】 トランジスタおよびその製造方法

(57)【要約】

【課題】 高温下での熱処理を用いずに作製でき、ゲー ト電圧の低いトランジスタの提供。

【解決手段】 基板1上に形成されたゲート電極2、ゲ ート絶縁層3、ソース電極4、ドレイン電極5およびチ ャネル生成半導体層6からなる薄膜トランジスタにおい て、高誘電率無機化合物粒子3-1をアモルファス絶縁 物3-2中に分散させたゲート絶縁層3を使用する。



【特許請求の範囲】

【請求項1】互いに分離して設けられたソース電極及び ドレイン電極と、前記ソース電極およびドレイン電極間 に介在するチャネル生成半導体層と、前記チャネル生成 半導体層上にゲート絶縁膜を介して設けられたゲート電 極とを備えるトランジスタにおいて、

前記ゲート絶縁層は、有機又は無機のアモルファス絶縁物と、この絶縁性アモルファス材料中に分散した高誘電率無機化合物粒子とを備えたことを特徴とするトランジスタ。

【請求項2】請求項1記載のトランジスタが、樹脂基板上に形成されたことを特徴とするトランジスタ。

【請求項3】前記高誘電率無機化合物粒子は、以下の(1)~(4)から選ばれる少なくとも一種の無機化合物であることを特徴とする請求項1記載のトランジスタ。

(1) $MIT i O_3$ (但し、M1はBa, Sr, Pb, Ca, Mg、Bi、およURnから選ばれる少なくとも一種の元素を含有する)

(2) M2Z rO3(但し、M2はBa, Pb, SrおよびCaから選ばれる少なくとも一種の元素を含有する)(4)二酸化チタンおよび五酸化二タンタルから選ばれる少なくとも一種の金属酸化物

【請求項4】前記チャネル生成半導体層は、アセン分子材料、金属フタロシアニン、フラーレン C_{60} 、チオフェンオリゴマー、レジオレギュラ・ポリ(3-アルキルチオフェン)、および一般式 A_2 A'_{n-1} M_n X_{3n+1} (nは 1以上の整数、 Aはアルキルアンモニウム陽イオン、A'はメチルアンモニウム陽イオン、MはGe、Sn、Pbからなるグループから選択した元素、XはI、Br、C1からなるグループから選択したハロゲン)で示される有機-無機層状ペロブスカイト化合物の群から選ばれる少なくとも一種であることを特徴とする請求項1記載のトランジスタ。

【請求項5】互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極およびドレイン電極間に介在するチャネル生成半導体層と、前記チャネル生成半導体層上にゲート絶縁膜を介して設けられたゲート電極とを備えるトランジスタの製造方法において、

前記ゲート絶縁膜は、前記基板表面に前記ゲート電極または前記チャネル生成半導体層を形成する工程後、前記ゲート電極または前記チャネル生成半導体層を形成した前記基板表面に、無機アモルファス絶縁物の前駆体を溶媒中に溶解した溶液へ高誘電率無機化合物粒子を分散した分散液を塗布する工程と、前記無機アモルファス絶縁物の前駆体を400℃未満の熱処理により、前記無機アモルファス絶縁物中に分散した高誘電率無機化合物粒子とからなる前記ゲート絶縁層を形成する工程とにより成膜することを特徴とするトランジスタの製造方法。

【請求項6】互いに分離して設けられたソース電極及び ドレイン電極と、前記ソース電極およびドレイン電極間 に介在するチャネル生成半導体層と、前記チャネル生成 半導体層上にゲート絶縁膜を介して設けられたゲート電 極とを備えるトランジスタの製造方法において、

前記ゲート絶縁膜は、前記基板表面に前記ゲート電極または前記チャネル生成半導体層を形成する工程後、前記ゲート電極または前記チャネル生成半導体層を形成した前記基板表面に、有機アモルファス絶縁物を溶媒中に溶解した溶液へ高誘電率無機化合物粒子を分散させた分散液を塗布する工程と、前記溶媒を揮発させて前記ゲート絶縁層を形成する工程とにより成膜することを特徴とするトランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、トランジスタに関する。

[0002]

【従来の技術】近年、有機半導体材料等をチャネル生成層とするトランジスタ(以下FETと略記)を、印刷等の廉価なプロセスによって樹脂基板上に形成することにより、軽量・薄型かつ廉価な液晶ディスプレイ、有機ELディスプレイや電子回路等を実現しようとする研究が活発化している。

【0003】例えば、バオらは、ポリエチレンテレフタレート板にインジウム・錫酸化物(ITO)ゲート電極が形成された基板上に低温焼成のポリイミドからなる絶縁層、レジオレギュラ・ポリ(3ーヘキシルチオフェン)からなる π共役系高分子半導体チャネル層、導電性インクからなるソース・ドレイン電極層を順次スクリーン印刷することによってFETを形成している(Z. Bao, Y. Feng, A. Dodabalapur, V. R. Raju, and A. J. Lovinger, Chem. Mater. 9, 1299 (1997))。

【0004】しかし、印刷等の湿式プロセスによって、良好な絶縁性を保ったゲート絶縁層を形成するためには、ゲート絶縁層の膜厚を少なくとも100nm、典型的には200-500nmと厚くする必要があるため、ゲート電圧が数10-100Vと大きくなってしまうという問題点があった。実際、バオらが報告している素子では、ソースードレイン間電流のオンーオフ比を大きくするために、20V程度のゲート電圧を要している。

【0005】ここで、ゲート電圧が大きくなる最大の要因は、ゲート絶縁層の比誘電率が小さいことである。ゲート絶縁層厚が大きい場合、チャネル生成半導体層のゲート絶縁層界面のチャネル領域に十分なキャリア数を誘起するために大きなゲート電圧を必要とする。上述のバオらの素子ではポリイミドゲート絶縁層の比誘電率は3程度と小さかった。

【0006】ゲート電圧を低電圧にするために、ガルニエらは、シアノエチルプルラン(比誘電率18.5)、

ボリビニルアルコール (比誘電率7.8)等の比較的比誘電率が大きい絶縁性ボリマーをゲート絶縁層に用いた FETを報告している (特許第2984370号公報)。しかし、これらの材料を用いたところでもゲート電圧の低減に十分有効とは言えない。実際、ガルニエらによって報告されているFETの電流 - 電圧特性では20V程度のゲート電圧を要している。これら高分子材料の比誘電率が必ずしも十分に大きいとは言えないことが、大きなゲート電圧を要する最大の要因として挙げられる。

【0007】また、ディミトラコボウラスらは、ジルコニウム酸チタン酸バリウムをスパッタ法で製膜することにより、比誘電率17.3のゲート絶縁層を形成し、ゲート電圧が5V程度のFETを作成している(C.D.Dimitrakopoulos, S.Purushothaman, J. Kymissis, A. Callegari, and J. M. Shaw, Science, 283, 822 (1999))。しかし、この方法では、絶縁層の形成にスパッタ装置を用いるため、プロセスコストが大きくなり、廉価なFET製造には適さない。しかも、スパッタリングプロセスが柔軟な樹脂基板に与えるダメージと、それによる素子特性の低下については何ら言及されていない。【0008】さらにまた、ディミトラコボウラスらは、アルコラートの加水分解を利用したゾルーゲル法によってチタン酸バリウムストロンチウム膜を製膜することに

より、比誘電率16のゲート絶縁層を形成し、ゲート電 圧が5V程度のFETを作成している(C.D. Dimitrak opoulos, I. Kymissis, S. Purushothaman, D. A. Neum ayer, P. R. Duncombe, and R. B. Laibowitz, Advance d Materials, <u>11.</u> 1372(1999))。 一般的に、ゾルー ゲル法で高誘電率の複合酸化物薄膜を形成するためには 500−600℃以上の高温アニールによって薄膜を結 晶化させて誘電率を増大させることが必要であるが、デ ィミトラコポウラスらはアニール温度を下げるために、 誘電率の増大を犠牲にし、400℃まで下げることで比 誘電率16のチタン酸バリウムストロンチウム膜のゲー ト絶縁層を得ている。しかし、この方法であっても40 ○℃のアニールが必要であるため、耐熱温度の低い廉価 な樹脂基板上にFETを作成することは困難であるとい う問題があった。汎用の樹脂基板上にFETを作成する 場合、工程中の基板温度は高くとも400℃未満、好ま しくは300℃以下、より好ましくは200℃以下にす る必要がある。

[0009]

【発明が解決しようとする課題】上述したように、有機 FETを廉価なプロセスで作成する場合、ゲート絶縁層 の膜厚が大きくなるためゲート電圧を低電圧化するため に高誘電率のゲート絶縁層材料を用いる必要があるが、 印刷等の湿式プロセスや樹脂基板に適合可能な低温プロ セスで製膜可能な高誘電率のゲート絶縁層材料が無いと いう問題点があった。 【0010】本発明は、印刷等の温式プロセスあるいは 樹脂基板に適合可能な低温プロセスで製膜可能で、か つ、膜の平坦性、絶縁性に優れた高誘電率ゲート絶縁層 膜を簡易に提供することを目的とし、したがってゲート 電圧が低電圧化された廉価なFETを提供することを目 的とする。

[0011]

【課題を解決するための手段】本発明のトランジスタは、互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極およびドレイン電極間に介在するチャネル生成半導体層と、前記チャネル生成半導体層上にゲート絶縁膜を介して設けられたゲート電極とを備えるトランジスタにおいて、前記ゲート絶縁層は、有機又は無機アモルファス絶縁物と、この有機又は無機アモルファス絶縁物中に分散した高誘電率無機化合物粒子とを備えることを特徴とする。

【0012】前記高誘電率無機化合物粒子は、以下の (1)~(4)から選ばれる少なくとも一種の無機化合 物を使用することができる。

【0015】本発明のトランジスタの製造方法は、互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極およびドレイン電極間に介在するチャネル生成半導体層と、前記チャネル生成半導体層上にゲート絶縁膜を介して設けられたゲート電極とを備えるトランジスタの製造方法において、前記ゲート電極は、前記基板表面に前記ゲート電極または前記チャネル生成半導体層を形成する工程後、前記が一ト電極または前記チャネル生成半導体層を形成した前記基板表面に、無機アモルファス絶縁物の前駆体を溶媒中に溶解した溶液へ高誘電率無機化合物粒子を分散した分散液を塗布する工程と、前記無機アモルファス絶縁物の前駆体を400℃未満の熱処理により、前記無機アモルファス絶縁物と、こ

の無機アモルファス絶縁物中に分散した高誘電率無機化 合物粒子とからなる前記ゲート絶縁層を形成する工程と により成膜されることを特徴とする。

【0016】また、本発明のトランジスタの製造方法は、互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極およびドレイン電極間に介在するチャネル生成半導体層と、前記チャネル生成半導体層上にゲート絶縁膜を介して設けられたゲート電極とを備えるトランジスタの製造方法において、前記ゲート絶縁層は、前記基板表面に前記ゲート電極または前記チャネル生成半導体層を形成した前記基板表面に、有機アモルファス絶縁物を溶媒中に溶解した溶液へ高誘電率無機化合物粒子を分散させた分散液を塗布する工程と、前記溶媒を揮発させて前記ゲート絶縁層を形成する工程とにより成膜されることを特徴とする。

[0017]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。

【0018】図1乃至図4は、本発明のトランジスタの 概略断面図であり、図面を参照して本発明のトランジス タ構造および、その製造方法について説明する。

【0019】図1乃至図4に示すように、本発明のトランジスタは、互いに分離して設けられたソース電極4及びドレイン電極5と、ソース電極4およびドレイン電極5間に介在するチャネル生成半導体層6と、チャネル生成半導体層6上にゲート絶縁膜3を介して設けられたゲート電極2とを有する構造をしており、さらにこのトランジスタが基板1上に搭載されている。

【0020】そして、ソース電極4およびドレイン電極5の間に電圧を印加した状態で、ゲート電極2にゲート電圧を印加すると、チャネル生成半導体層6にチャネル領域が生成され、このチャネル生成領域中を電子あるいは正孔が通過し、ソース電極4およびドレイン電極5の間に電流が流れる。

【0021】例えば図1に示すトランジスタは、基板1上にゲート電極2を形成する工程、ゲート電極2を覆うように基板1上にゲート絶縁層3を形成する工程、ゲート絶縁層3表面にソース電極4およびドレイン電極5を分離して形成する工程、さらにゲート絶縁層3、ソース電極4およびドレイン電極5上にチャネル生成半導体層6が形成する工程とにより製造される。

【0022】また図2に示すトランジスタは、基板1上にゲート電極2を形成する工程、ゲート電極2を覆うようにゲート絶縁膜3を形成する工程、ゲート絶縁層3上にチャネル生成半導体層6を形成する工程、チャネル生成半導体層6表面にソース電極4およびドレイン電極5を分離して形成する工程とにより製造される。

【0023】図3に示すトランジスタは、基板1上にソース電極4およびドレイン電極5を分離して形成する工

程、ソース電極4およびドレイン電極5を覆うように基板1表面にチャネル生成半導体層6を形成する工程、チャネル生成半導体層6上にゲート絶縁層3を形成する工程、さらにゲート絶縁層3上にゲート電極2を形成する工程とにより製造される。

【0024】図4に示すトランジスタは、基板1表面に チャネル生成半導体層6を形成する工程、チャネル生成 半導体層6上に、ゲート絶縁層3と、ゲート絶縁層3を 挟んでソース電極4およびドレイン電極5とを形成する 工程、さらにゲート絶縁層3上にゲート電極2を形成す る工程とにより製造される。

【0025】以下、ゲート絶縁層3、チャネル生成半導体層6、電極層(ゲート電極2、ソース電極4およびドレイン電極5)など、各構成およびその成膜方法を詳細に説明する。

【0026】1-1)ゲート絶縁層3

本発明は、ゲート絶縁層として有機あるいは無機アモルファス絶縁物3-2中に高誘電率無機化合物粒子3-1を分散させた複合材料を使用する点で特徴的である。

【0027】このように、無機又は有機アモルファス絶縁物で高誘電率無機化合物粒子を固定することで、高温処理を施さずに高誘電率のゲート絶縁層3を形成することができる。

【0028】また、無機または有機アモルファス絶縁物は、単結晶材料に比べ簡便に製造することが可能であり、またアモルファス材料は結晶粒界がないため、多結晶材料に比べ、材料中の欠陥などが少なく、高絶縁性を付与することが可能になる。さらにアモルファス材料は多結晶材料に比べ平滑な平面を有するため、ソース電極4からドレイン電極5への電子またはホール(以下、キャリアと記す)の伝導路となるゲート絶縁層3とチャネル生成半導体層との界面におけるキャリアの失活を低減することが可能になる。

【0029】このゲート絶縁層3は、前記複合材料からなる単層として用いても良いし、前記複合材料から形成される複数の層を積層して用いても良いし、アモルファス絶縁物のみからなる層と前記複合材料からなる層とを積層して用いても良い。例えば、アモルファス絶縁物のみからなる層は、その表面平滑性は複合材料よりも高くなることから、チャネル生成半導体層6と隣接する面にアモルファス絶縁物のみからなる層を形成し、この層上に複合材料からなる層を積層することで、ゲート絶縁層3とチャネル生成半導体層との界面におけるキャリアの失活をより低減することが可能になる。

【0030】本発明に係る複合材料からなるゲート絶縁層3は、通常500~1000nm程度の膜厚とすることが望ましい。膜厚が50nmより小さいと均一な膜厚のゲート絶縁層を形成することが困難になる。膜厚が1000nmよりも大きいと、ソース電極4ードレイン電極5間の電流制御を行うためのゲート電圧を大きくしな

ければならない。なお、ここに述べた絶縁層の膜厚とは、ゲート電極とチャネル生成半導体層との間の距離を 指す。

【0031】本発明に係る高誘電率無機化合物粒子は、 比誘電率が10以上の材料、さらには20以上の比誘電 率の材料を使用することが望ましい。比誘電率が10よ りも小さいと、ゲート絶縁層の比誘電率が小さくなるた めゲート電圧を大きくしなければならない。また、ゲー ト絶縁層の絶縁性を保つために絶縁性あるいは半導電性 材料あるいは半導体材料を使用することが好ましい。

【0032】高誘電率無機化合物粒子の形状としては、 特に制限されず、球状、平板状、針状、不定形などいず れであっても良い。また、長径と短径の平均値を高誘電 率無機化合物の粒径とした時、平均粒径が500nm以 下のものを使用することが望ましく、さらには平均粒径 が100 n m以下のものを使用することがより望まし い。平均粒径が500nmよりも大きいと、ゲート絶縁 層3中の高誘電率化合物粒子の分散が均一にならず、そ の結果ゲート絶縁層3の誘電率が均一にならなくなった り、ゲート絶縁層3の表面平滑性が損なわれる恐れがあ る。この粒子の平均粒径は、小さければ小さいほどゲー ト絶縁膜3の平滑性や、誘電率の均一性は向上するが、 平均粒径が5 nmよりも小さいと高誘電率無機化合物粒 子の誘電率が低下する恐れがある。したがって、平均粒 径が5nm以上の高誘電率無機化合物粒子を使用するこ とが望ましい。なお、ここで述べた粒径とはゲート絶縁 層3を形成するのに用いる高誘電率無機化合物粒子の粒 径であり、ゲート絶縁層3を成膜した状態で、例えば凝 集した結果、凝集粒子が上述した粒径の範囲を超える分 には特に問題は生じない。

【0033】また、例えば平板状、あるいは針状の高誘電率無機化合物粒子を使用する場合等においては、平均板厚、あるいは平均直径が500nm以下の粒子を用いても良い。ただしこの場合、粒子の板厚方向、あるいは直径方向が膜厚方向に配向させる必要がある。

【0034】上述した高誘電率無機化合物粒子に使用される具体的な材料としては、例えばM1TiO3(但し、M1はBa、Sr、Pb、CaおよびMgから選ばれる少なくとも一種の元素を含有する)、M2ZrO3(但し、M2はBa、Pb、SrおよびCaから選ばれる少なくとも一種の元素を含有する)などのペロブスカイト型の無機化合物またはこれらの固溶体、より具体的にはチタン酸バリウムストロンチウム、チタン酸ストロンチウム、チタン酸でグネシウム、ジルコニウム酸チタン酸がリウム、ジルコニウム酸チタン酸がリウム、ジルコニウム酸がリウム、ジルコニウム酸がリウム、ジルコニウム酸ストロンチウム、ジルコニウム酸がリウム、ジルコニウム酸がリウム、ジルコニウム酸シーンのよびルコニウム酸シーンのよびルコニウム酸シーンのよび半げられる。他にも、ジルコニウム酸チタン酸鉛ランタン、チタン酸ピスマス、チタン酸ランタン、アッ化

バリウムマグネシウム等の複合酸化物の微粒子や、二酸 化チタン、五酸化二タンタル、三酸化二イットリウム等 の金属酸化物の微粒子が挙げられる。これらの微粒子は 1種類のみを用いてもよいし、複数種類を組み合わせて 用いてもよい。

【0035】また、前述した材料で、平均粒径500nm以下の無機微粒子として、例えば、以下の市販品を利用することもできる。

【0036】チタン酸バリウム(商品名BT-01、平 均粒径100nm;商品名BT-02、平均粒径200 nm;商品名BT-03、平均粒径300nm;商品名 BT-04、平均粒径400nm;商品名BT-05、 平均粒径500nm、いずれも堺化学工業社製)、チタ ン酸ストロンチウム (商品名ST-03、堺化学工業社 製、平均粒径300nm)、チタン酸バリウムストロン チウム (堺化学工業社製、平均粒径300 nm)、ジル コニウム酸チタン酸バリウム (商品名BTZ-01-9 010およびBTZ-01-8020、平均粒径100 nm; 商品名BTZ-05-9010およびBTZ-0 5-8020、平均粒径500nm、いずれも堺化学工 業社製)、ジルコニウム酸チタン酸鉛(堺化学工業社 製、平均粒径200-500nm)、ジルコニウム酸ス トロンチウム(商品名SZ-03、堺化学工業社製、平 均粒径300mm)、チタン酸カルシウム・(商品名CT -03、堺化学工業社製、平均粒径300nm)、ジル コニウム酸カルシウム(商品名CZ-O3、堺化学工業 社製、平均粒径300mm)、二酸化チタン(真空冶金 社製、平均粒径30mm)、二酸化チタン(シーアイ化 成社製、平均粒径30 nm)、二酸化チタン(商品名S T-01およびST-31、平均粒径7nm;商品名S T-21、平均粒径20nm;商品名ST-41、平均 粒径50 nm、いずれも石原産業社製)、三酸化二イッ トリウム (シーアイ化成社製、平均粒径20 nm)、チ タン酸ジルコン酸化合物(商品名2TO-5347、平 均粒径100nm、堺化学工業社製)、五酸化タンタル (商品名TAO01PA、平均粒径500nm、高純度 化学社製)。

【0037】また、これらの微粒子はそのまま使用してよいし、さらに粉砕して使用してもよい。粉砕する場合には、例えばアイガーミル (アイガージャパン社製)のような粉砕機を使用することができる。

【0038】本発明に係るアモルファス絶縁物は、絶縁 性材料からなるアモルファス材料であれば、有機材料、 無機材料のいずれでも使用することができる。

【0039】このアモルファス絶縁物は、前述の高誘電率無機化合物粒子を固定するためのバインダーとしての機能を持つ。また、ゲート絶縁層3として機能させるために、絶縁性材料を使用する。

【0040】このバインダーとして機能する材料をアモルファス材料としたのは、ゲート絶縁層3の絶縁性を高

めるためであり、例えば多結晶材料をバインダーとして 使用すると、結晶粒界などに欠陥が集まりやすく、ゲー ト絶縁層の絶縁性が低下するためである。

【0041】また、このバインダーとして多結晶材料を使用すると、ゲート絶縁層表面には結晶サイズに応じた微細な凹凸が形成されてしまう。そのため例えばゲート絶縁層3とチャネル生成半導体層6との界面を流れるキャリアの流路に凹凸が形成されることになり、この界面におけるキャリアが失活してしまう。これに対し、アモルファス材料は結晶に起因する凹凸が無く、平滑な表面層となるためキャリアの流路における失活を低減することが可能になる。

【0042】アモルファス絶縁物の具体的な材料として、例えば無機材料を挙げると、シリカ、窒化ケイ素のほか、酸化タンタル、酸化イットリウム、酸化チタン、酸化アルミニウムを含む金属酸化物を概ね構成成分とするアモルファス材料、チタン酸バリウムストロンチウム、チタン酸ストロンチウム、チタン酸がリウム、チタン酸鉛ランタン、チタン酸カルシウム、チタン酸鉛ランタン、ジルコニウム酸チタン酸鉛ランタン、ジルコニウム酸鉛、ジルコニウム酸チタン酸鉛ランタン、ジルコニウム酸鉛、ジルコニウム酸ストロンチウム、ジルコニウム酸カルシウム、フッ化バリウムマグネシウム、チタン酸ビスマスを含む複合酸化物を概ね構成成分とするアモルファス材料が挙げられる。

【0043】有機材料からなるアモルファス絶縁物としては、低分子材料、高分子材料、オリゴマー材料のいずれであってもよい。また混合膜の比誘電率をより効果的に増加させるために、高誘電率の有機高分子またはオリゴマー材料を用いることもできる。

【0044】高誘電率の有機高分子またはオリゴマー材 料としては、例えば、シアノエチルセルロース(比誘電 率16)、シアノエチルヒドロキシエチルセルロース (比誘電率18)、シアノエチルヒドロキシプロピルセ ルロース (比誘電率14)、シアノエチルジヒドロキシ プロピルセルロース(比誘電率23)、シアノエチルア ミロース(比誘電率17)、シアノエチルスターチ(比 誘電率17)、シアノエチルジヒドロキシプロピルスタ ーチ(比誘電率18)、シアノエチルプルラン(比誘電 率18)、シアノエチルグリシドールプルラン(比誘電 率20)、シアノエチルポリビニルアルコール(比誘電 率20)、シアノエチルポリヒドロキシメチレン(比誘 電率10)、シアノエチルシュクロース(比誘電率2 5)、シアノエチルソルビトール(比誘電率40)等の シアノエチル基含有高分子またはオリゴマー、ポリフッ 化ビニリデン(比誘電率11)、フッ化ビニリデンート リフルオロエチレン共重合体(55/45:比誘電率1 8、75/25: 比誘電率10) 等のビニリデン系高分 子が挙げられる。

【0045】これらの材料については例えば以下の市販

品を利用することも出来る:シアノエチルヒドロキシエチルセルロース(商品名シアノレジンCR-E、信越化学製)、シアノエチルプルラン(商品名シアノレジンCR-S、信越化学製)、シアノエチルポリビニルアルコール(商品名シアノレジンCR-V、信越化学製)、シアノエチルシュクロース(商品名シアノレジンCR-U、信越化学製)。これらは単独で使用してもよいし、複数種類を混合して使用してもよい。

【0046】さらに、有機材料からなるアモルファス絶縁物として、絶縁性にすぐれたポリイミドを用いてもよい。とくに低温焼成可能なポリイミドを用いることが好ましい。例えば、商品名SE-1180(日産化学製)、商品名AL3046(JSR製)を用いることができる。また本発明にかかわる有機アモルファス絶縁物として、アクリル樹脂、エボキシ樹脂、シリコン樹脂等を使用してもよい。

【0047】アモルファス絶縁物として無機化合物を使用すると、熱的あるいは化学的な安定性の高いアモルファス絶縁物が形成されるという利点があるため、ソース電極4とドレイン電極5との間に比較的大きな電流を流す場合や、高温環境下で使用される薄膜トランジスタに適する。

【0048】アモルファス絶縁物として有機化合物を使用すると、ゲート絶縁層3に可撓性が付与されるため、例えば基板1に樹脂などの可撓性材料を使用することで、可撓性に優れたトランジスタを作製するのに適している。

【0049】1-2)ゲート絶縁層3の形成工程 次に、このゲート絶縁層3の形成工程について詳細に説明する。

【0050】まず、有機材料からなるアモルファス絶縁物を使用する場合は、前述したような有機材料を適当な溶媒に溶解し、この溶液に前述したような高誘電率無機化合物を投入・撹拌して分散し分散液を作る。この分散液を例えばゲート電極2が形成された基板1上(図1あるいは図2の場合)、あるいはチャネル生成半導体層6上(図3の場合)に塗布した後、必要に応じ減圧環境下あるいは不活性ガス雰囲気下で、溶媒成分を揮発させることで有機材料からなるアモルファス絶縁物中に高誘電率無機化合物粒子を分散させたゲート絶縁膜3を成膜することができる。

【0051】溶媒成分を揮発させるために、分散液を加熱することも可能であるが、例えば基板1に樹脂基板を使用する場合においては、この基板に使用する樹脂の耐熱温度以下、具体的には少なくとも400℃未満、通常の樹脂基板を使用するのであれば200℃以下の熱処理とすることが好ましい。

【0052】なお、有機アモルファス絶縁物として特に 架橋可能なポリマーを用いる場合、予め分散液に架橋剤 を混入させておき、ゲート絶縁膜3を成膜した後、光照 射等の手段によってポリマーを架橋してもよい。これによって熱的、機械的耐性や溶剤耐性に優れたゲート絶縁 膜3を得ることができる。

【0053】また、有機アモルファス絶縁物としてポリマーを用いる場合、分散液中に前駆体であるモノマーまたはアレポリマーの状態で溶解させておき、さらに重合開始剤を混入させておくことにより、ゲート絶縁膜3を成膜した後、光照射等の手段によってポリマーに重合してもよい。

【0054】次に、無機材料からなるアモルファス絶縁物を用いたゲート絶縁膜3の成膜方法について説明する。

【0055】無機材料からなるアモルファス絶縁物を用いてゲート絶縁膜3を成膜する場合は、無機材料の前駆体を出発原料として使用し、この前駆体を適当な溶媒に溶解した溶液に、高誘電率無機化合物粒子を分散させた分散液を準備する。この分散液を前述したように、基板1上あるいはチャネル生成半導体層表面に塗布した後、以下に示すように前駆体成分を所定の無機材料へと合成することで、無機材料からなるアモルファス絶縁物中に高誘電率無機化合物を分散させたゲート絶縁膜3を成膜することができる。

【0056】無機材料としてシリカを採用したアモルファス絶縁物を使用する場合、前駆物質としては、例えばボリシラザンあるいはボリシルセスキオキサンが挙げられる。これらの材料系に関しては、例えば以下の市販品を利用することができる。

【0057】ポリ(1.1-ジメチルシラザン)テロマー(PSN-2M01、チッソ社製)、ポリ(1.1-ジメチルシラザン)架橋体(PSN-2M02、チッソ社製)、ポリ(1.2-ジメチルシラザン)(PNS-2M11、チッソ社製)、ポリ(2-クロロエチル)シルセスキオキサン(SST-BCE1、チッソ社製)、ポリ(2-ブロモエチル)シルセスキオキサン(SST-BBE1、チッソ社製)。またa-クロロエチルシルセスキオキサンのメトキシプロピルアルコール溶液(商品名Seramic SI、チッソ社製)を利用することも出来る。

【0058】これらのシリカ前駆体の溶解液中に高誘電率無機化合物粒子を分散させた分散液を塗布し、大気中あるいは大気中で水蒸気供給下において200℃前後あるいはそれ以下の温度で焼成することによりアモルファスシリカをバインダーとしたゲート絶縁膜3を得ることができる。また、ベータークロロエチルシルセスキオキサンのメトキシプロピルアルコール溶液のUV硬化型Gelest Seramic SI (チッソ社製)を用いれば、深UV線照射のみによってアモルファスシリカ膜を得ることができる。この場合、パターニングが必要であれば容易にパターニングすることができる。

【0059】無機材料として窒化珪素を採用したアモルファス絶縁物を使用する場合、前駆物質としては、例え

ばポリシラザンが挙げられる。

【0060】ポリシラザンとしては、例えば以下の市販品を利用することができる。

【0061】ポリ(1,1-ジメチルシラザン)テロマー(PSN-2M01、チッソ社製)、ポリ(1.1-ジメチルシラザン)架橋体(PSN-2M02、チッソ社製)、ポリ(1,2-ジメチルシラザン)(PNS-2M11、チッソ社製)。

【0062】これらのポリシラザンを溶解した溶液を用いた分散液を塗布し、窒素ガス雰囲気中において200 で以下で焼成することによりアモルファス窒化ケイ素膜 をバインダーとしたゲート絶縁膜3を成膜することができる。

【0063】また、シリカ、酸化タンタル、酸化イット リウム、酸化チタン、酸化アルミニウムを含む金属酸化 物を概ね構成成分とするアモルファス材料、チタン酸バ リウムストロンチウム、チタン酸ストロンチウム、チタ - ン酸バリウム、チタン酸鉛、チタン酸鉛ランタン、チタ ン酸カルシウム、チタン酸マグネシウム、ジルコニウム 酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、ジル コニウム酸チタン酸鉛ランタン、ジルコニウム酸鉛、ジ ルコニウム酸ストロンチウム、ジルコニウム酸カルシウ ム、フッ化バリウムマグネシウム、チタン酸ビスマスを 含む複合酸化物を概ね構成成分とするアモルファス材料 は、含有される金属元素のアルコキシドを含む前駆体を 溶解した溶液を用いた分散液を塗布し、この溶液を加水 分解すると共に、400℃未満、好ましくは200℃以 下のプリベークによって有機物成分のみを飛散させるこ とにこれらのアモルファス材料をバインダーとしたゲー ト絶縁膜3を成膜することができる。また金属アルコキ シドポリマーを利用してもよい。

【0064】これらアルコキシドを含む前駆体は、例えば以下の市販品を利用できる。

【 0.0 6 5 】商品名Si-05S、PS-05S、BPS-05S、BS-05 S、Ti-03-S 、A1-03-P、Ta-10-P、Y-03、PLZT-20、PLZT -10、PZT-20、PZT-10、PT-25、PT-10、ST-06、BT-06、B ST-06-P、MT-05、PZ-20、SZ-10-3、LN-03、LT-03、SYM-SI05、SYM-TA05、SYM-TI05(以上、高純度化学社製)、 商品名Seramic BST(チッソ社製)

無機材料の前駆体を出発原料として使用し、これをアモルファス無機材料化するための加熱温度は、いずれも400℃未満好ましくは200℃以下と例示したが、これは基板1として樹脂基板を採用し得る温度域である。

【0066】この加熱温度をより高温とすることで、無 機アモルファス絶縁物の誘電率をより高めることが可能 であり、基板1として耐熱性の高い無機材料を使用した ときには、膜のアモルファス性を損なわない範囲で、よ り高温の加熱処理を行うことが好ましい。

【0067】一方、加熱温度が400℃未満、さらには 200℃以下であると、無機アモルファス絶縁物の誘電 率は大きな値にならない恐れがある。しかしながら、ゲート絶縁膜3の誘電率は、高誘電率無機化合物粒子によって十分に高めることが可能なため、ゲート絶縁膜3全体としては、十分な高誘電率を付与することができる。【0068】高誘電率無機化合物微粒子を溶液中で均一に分散させるために、界面活性剤、シランカップリング剤等の表面改質剤を添加することが好ましい。界面活性剤としてはイオン性、非イオン性の種々のものを利用することができる。シランカップリング剤としてはビニル系、アミノ系、エボキシ系、クロル系等、種々のものを利用することができ、例えば商品名サイラエース(チッソ社製)を用いることもできる。

【0069】別のゲート絶縁層3の形成方法として、高誘電率無機化合物微粒子をゲート電極2が形成された基板1上、あるいはチャネル生成半導体層6上に散布、塗布あるいは溶液からの付着等の方法によって付着させた後に、有機材料からなるアモルファス絶縁物を溶解した溶液、あるいは無機アモルファス絶縁物の前駆体を溶解した溶液を塗布し、前述したようにしてこの塗布された溶液からアモルファス材料を成膜すればよい。

【0070】高誘電率無機化合物粒子を基板上に付着させる方法としては、高誘電率無機化合物粒子を分散させた分散液を塗布したり、あるいはインクジェットノズルやプリンタヘッドから分散液を射出させて基板上に付着させた後、液体成分を揮発させる方法がある。

【0071】さらには、高誘電率無機化合物粒子のみを ノズルから射出させて基板上に付着させる方法を用いる こともできる。この方法を可能とする装置としては、例 えば真空冶金社製ジェットプリンティングシステムが挙 げられる。

【0072】他にも、溶液中で高誘電率無機化合物粒子を帯電させ、絶縁性のキャリア液中に分散させ電気泳動によって基板1上に付着させた後、キャリア液を揮発させる方法を利用することもできる。この方法は、例えば、図1あるいは図2のトランジスタの製造方法で述べたように、ゲート電極を形成した後にゲート絶縁層を形成する場合に採用でき、ゲート電極2を一方の電極とすることにより、ゲート電極上に微粒子を付着させることができる。

【0073】さらにまた、ゲート電極を形成した後にゲート絶縁層を形成する場合、高誘電率無機化合物粒子を分散させた分散液中でのセルフアセンブリを利用して付着させた後に、液体成分を揮発させることもできる。例えば、微粒子表面がスルホニウム基を有する分子で修飾された微粒子を液中に分散させた分散液に、金をゲート電極2とする基板を浸すことにより、ゲート電極2上に微粒子を付着させることができ。

【0074】このようにして得られるゲート絶縁膜3の 組成比は体積比で、高誘電率無機化合物粒子:無機アモ ルファス絶縁物=1:5~5:1の範囲内とすることが 望ましい。例えば高誘電率無機化合物粒子の量がこの範囲よりも少ないと、ゲート絶縁膜3の誘電率を十分に高めることができなくなり、高誘電率無機化合物粒子の量がこの範囲よりも多くなると、高誘電率無機化合物粒子を固定することができなくなったり、ゲート絶縁膜3表面が平滑化されなくなる恐れがある。

【0075】また、高誘電率無機化合物粒子や、アモルファス絶縁物の材料選択や、組成比を調整し、ゲート絶縁膜3の比誘電率を8以上とすることが好ましい。

【0076】2)電極層(ゲート電極2、ソース電極4、ドレイン電極5)およびその形成工程本発明に係わるゲート電極2、ソース電極4、ドレイン電極5の各電極層材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、公知のあらゆる金属材料およびその合金を用いることができる。

【0077】これらの電極の形成工程は、スパッタ法や蒸着法など通常の膜形成方法で膜厚10nm~500nm程度に成膜することが出来る。これらの材料は基板温度400℃未満の成膜条件で成膜することができる。低温で成膜できる材料を選択し、基板温度200℃以下の成膜条件で成膜することがより好ましい。

【0078】また、銀インクおよびグラファイトインクのような導電性粒子を含むポリマー混合物を電極層材料に用いても良く、この場合には塗布によって膜厚50nm~1000nm程度の電極層を成膜することが出来る。さらに、ポリアニリン、ポリ(3,4-エチレンージオキシチオフェン)またはポリピロールのような可溶性導電性ポリマーを電極層材料に用いることもでき、この場合にも塗布によって膜厚50nm~1000nm程度の電極層を成膜することが出来る。例えばポリアニリンエメラルディン塩基にカンファースルホン酸を添加する公知の技術によって、m1クレゾール等の溶媒に可溶な導電性ポリアニリンエメラルディン塩を得ることができ、これを塗布することができる。

【0079】以上に挙げた電極材料は単独で用いてもよいし、複数種類のものを組み合わせて用いてもよい。

【0080】3)チャネル生成半導体層6およびその形成工程

本発明に係わるチャネル生成半導体層6は、有機半導体材料、有機・無機ハイブリッド系半導体材料のほか、無 機半導体材料も使用することができる。

【0081】チャネル生成半導体層の形成工程は、蒸着、塗布、溶液からの付着等、種々の薄膜形成方法を用いることができるが、基板温度400℃未満の工程で形成できることが好ましく、印刷、スピンコート、スプレー等を含む塗布工程および基板温度400℃未満の工程で形成できることがより好ましい。これらの基板温度は300℃、200℃と低いければ、より好ましいことは言うまでもない。

【0082】このような方法で、膜厚10nm~1000nm程度のチャネル生成半導体層6を形成すればよい。なお、ここで述べたチャネル生成半導体層6の膜厚とは、例えば図1に示すトランジスタにおいてはゲート 絶縁層3からの厚さ、図2~図4に示すトランジスタにおいてはソース電極4あるいはドレイン電極5と、ゲート絶縁層3との間の距離を指す。

【0083】有機半導体材料としては有機低分子、有機高分子、有機オリゴマーのいずれであってもよい。有機半導体材料は近年、種々のものが開発されており、そのいずれをも用いることが出来る。例えば、アントラセン、ペンタセン、ペキサセンまたはそれらの置換誘導体を含むアセン分子材料、ナフタレンテトラカルボン酸ニ無水物、ナフタレンテトラカルボン酸ジイミドまたはそれらの置換誘導体、無水フタロシアニン、金属フタロシアニンまたはそれらの置換誘導体、フラーレンC60、オリゴ重合度が4以上8以下のチオフェンオリゴマーまたはそれらの置換誘導体、4個以上12個以下の炭素を含むアルキル置換基を有するレジオレギュラ・ポリ(3ーアルキルチオフェン)などが挙げられる。これらの材料はいずれも基板温度400℃未満の工程で形成することができる。

【0084】また有機一無機ハイブリッド系半導体としては例えば、Aをアルキルアンモニウム陽イオン、A'をメチルアンモニウム陽イオン、MをGe、Sn、Pbからなるグループから選択した元素、Xを1、Br、C1からなるグループから選択したハロゲンとして一般式がA2A'n-1MnX3n+1(nは1以上の整数)で表される有機一無機層状ペロブスカイト化合物が挙げられる。これらの材料はいずれも基板温度200℃未満の工程で形成することができる。

【0085】また無機半導体材料としては例えば、平均 粒径2nm以下のセレン化カドミウム(CdSe)粒子 を塗布し、基板温度350℃以下の焼成によって得られ たCdSe薄膜を挙げることができる。

【0086】しかしここに挙げた一連の有機半導体、有機一無機ハイブリッド系半導体および無機半導体のチャンネル生成半導体層を形成する材料はあくまで一部の例に過ぎず、本発明の効果はこれらの材料系を用いた場合のみに限定されるものではないことは言うまでもない。

【0087】さらに、素子表面にパッシベーション層を 形成し、使用雰囲気に存在する水蒸気などから素子を保 譲することもできる。

【0088】パッシベーション層としては、種々の絶縁性無機材料および絶縁性有機材料を用いることができる。例えば、窒素ドライ雰囲気下でUV硬化樹脂によってパッシベーション層を形成することが考えられる。また有機材料としてポリイミド、パリレン、アンドープポリアニリン等の高分子が挙げられる。無機材料としてはシリカ、窒化ケイ素、フッ化マグネシウム、酸化インジ

ウム等が挙げられる。しかし、これらの材料に限定され るものではない。

[0089]

【実施例】以下、本発明の実施例を説明する。

【0090】<ゲート絶縁膜の評価>

実施例1

アモルファス絶縁物が有機材料であるシアノエチルプル ランで、このアモルファス絶縁物中に高誘電率無機化合 物粒子としてチタン酸バリウム粒子を分散させた絶縁膜 を以下のように作製した。

【0091】シアノエチルプルラン(商品名シアノレジンCR-S、信越化学社製)1重量部と、溶媒としてのN, N-ジメチルホルムアミド(和光純薬社製)10重量部と、平均粒径100nmのチタン酸バリウム粒子(商品名BT-01、堺化学工業社製)4重量部と、界面活性剤としてのポリビニルピロリドン(和光純薬社製)0.3重量部からなる混合物を調整し、この混合物を粉砕機に投入し120時間粉砕処理を行うことで、シアノエチルブランをN, N-ジメチルホルムアミドに溶解させると共に、チタン酸バリウム粒子をこの溶液中に分散さた分散液とした。なお、チタン酸バリウム粒子は粉砕されて平均粒径が50nmとなった。

【0092】得られた分散液を、アルミニウム電極をあらかじめ蒸着したガラス基板上にスピンコートし、ホットプレート上120℃で24時間乾燥して薄膜化した。タリステップで測定した膜厚は500nmであった。得られた薄膜表面にアルミニウム電極を蒸着し、LCRメータで誘電率を測定した。比誘電率は60(1kHz)であった。また、この薄膜の抵抗率を四点法で測定したところ、1010 Ωmと高い絶縁性を示した。

【0093】なお、この薄膜の断面を分析し、断面に露出されたチタン酸バリウム粒子の面積とシアノエチルブランの面積との比率から算出した結果、チタン酸バリウム:シアノエチルブランの体積比は1:1であった。

【0094】また、薄膜中のチタン酸バリウム粒子の比誘電率は、薄膜の比誘電率およびチタン酸バリウムとシアノエチルブランの体積比とから算出した結果、200であった。

【0095】実施例2

アモルファス絶縁物として実施例1と同様にシアノエチルプルランを用い、このアモルファス絶縁物中に高誘電率無機化合物粒子として二酸化チタン粒子を分散させた 絶縁膜を以下のように作製した。

【0096】シアノエチルプルラン1重量部、N,N-ジメチルホルムアミド10重量部、二酸化チタン粒子(真空冶金社製、平均粒径30nm)3重量部、および界面活性剤としてのポリビニルピロリドン(和光純薬社製)0.4重量部からなる混合物を調整し、この混合物を攪拌機によって10時間攪拌し、シアノエチルブランをN,N-ジメチルホルムアミドに溶解させると共に、

二酸化チタン粒子をこの溶液中に分散させた分散液とした。なお、二酸化チタン粒子の粉砕処理は特に行わなかった。分散液中の二酸化チタンの平均粒径は30nmであった。

【0097】得られた分散液を、実施例1と同様の方法で薄膜化し、得られた薄膜を評価したところ、膜厚500nm、比誘電率27(1kHz)、抵抗率1010Ωm、二酸化チタン:シアノエチルブランの体積比1:1であり、また薄膜中の二酸化チタン粒子の比誘電率は40であった。

【0098】実施例3

高誘電体無機化合物粒子としてチタン酸バリウムストロンチウム粒子(堺化学工業社製、平均粒径300 nm)、有機アモルファス絶縁物としてポリメタクリル酸メチル(三菱レイヨン社製)、溶媒としてシクロヘキサノン(和光純薬)を用いたこと、混合比率をチタン酸バリウムストロンチウム6重量部、ポリメタクリル酸メチル1重量部、シクロヘキサノン10重量部としたこと、ホットプレートによる加熱を80℃、10時間としたことを除き、実施例1と同様にして薄膜を形成した。なお、粉砕され、薄膜中に分散されるチタン酸バリウムストロンチウム粒子の平均粒径は50 nmであった。

【0099】実施例1と同様にして得られた薄膜を評価したところ、膜厚500 n m、比誘電率30(1kHz)、抵抗率 10^{10} Ω m、チタン酸バリウムストロンチウム:ポリメタクリル酸メチルの体積比は3:2であり、また薄膜中のチタン酸バリウムストロンチウム粒子の比誘電率は150であった。

【0100】実施例4

高誘電率無機化合物粒子としてジルコニウム酸チタン酸バリウム粒子(商品名BTZ-01-8020、平均粒径100nm、堺化学工業社製)2重量部、有機アモルファス絶縁物としてポリフッ化ビニリデン(アルドリッチ社製)1重量部、溶媒としてジメチルアセトアミド(和光純薬社製)8重量部を使用したこと、ホットプレートによる加熱を80℃、10時間としたことを除き、実施例1と同様にして薄膜を形成した。なお、粉砕され、薄膜中に分散されるジルコニウム酸チタン酸バリウム粒子の平均粒径は40nmであった。

【0101】実施例1と同様にして得られた薄膜を評価したところ、膜厚600nm、比誘電率23(1kHz)、抵抗率 $10^{10}\Omega m$ 、ジルコニウム酸チタン酸バリウム:ポリフッ化ビニリデンの体積比1:2であり、また薄膜中のジルコニウム酸チタン酸バリウム粒子の比誘電率は120であった。

【0102】実施例5

高誘電率無機化合物粒子としてチタン酸バリウム粒子 (商品名BT-01、堺化学工業社製、平均粒径100 nm)、無機アモルファス絶縁物であるシリカの前駆体 としてベータークロロエチルシルセスキオキサン (メト キシプロビルアルコール溶液、商品名Seramic SI、チッソ社製)、溶媒としてメトキシプロビルアルコールを混合した混合液を調整した。混合比率はチタン酸バリウム4重量部、ベータークロロエチルシルセスキオキサン1重量部、メトキシプロビルアルコール10重量部とした。この混合液を粉砕機に投入し120時間粉砕処理を行うことで、高誘電率無機化合物粒子の粉砕を行うと共にこの粒子を均一に分散させ、分散液を得た。なお、粉砕され、薄膜中に分散されるチタン酸バリウム粒子の平均粒径は50nmであった。

【0103】この分散液を、アルミニウム電極をあらかじめ蒸着したガラス基板上にスピンコートし、2時間真空乾燥した後、ホットプレート上200℃で1時間加熱することで、ベータークロロエチルシルセスキオキサンの脱離反応と加水分解反応とによりアモルファスシリカ化した薄膜を成膜した。

【0104】実施例1と同様にして得られた薄膜を評価したところ、膜厚400nm、比誘電率30(1kHz)、抵抗率 10^{10} Ω m、チタン酸バリウム: アモルファスシリカの体積比は1:1であり、また薄膜中のチタン酸バリウム社子の比誘電率は200であった。

【0105】実施例6

高誘電率無機化合物粒子としてのチタン酸バリウムストロンチウム粒子(堺化学工業社製、平均粒径300 nm) 2重量部と、無機アモルファス絶縁物であるシリカの前駆体としてのポリ(1,2ージメチルシラザン)(PNS-2M11、チッソ社製)1重量部と、溶媒としてのキシレン(和光純薬社製)10重量部を混合した混合液を調整し、この混合液を粉砕機に投入し120時間粉砕処理を行うことで、高誘電率無機化合物粒子の粉砕を行うと共にこの粒子を均一に分散させ、分散液を得た。なお、粉砕され、薄膜中に分散されるチタン酸バリウム粒子の平均粒径は50 nmであった。

【0106】この分散液を、アルミニウム電極をあらか じめ蒸着したガラス基板上にスピンコートし、1時間真 空乾燥した後、大気中で水蒸気を供給しながらホットプ レート上150℃で1時間加熱することで、ポリ(1、 2-ジメチルシラザン)を加水分解してアモルファスシ リカ化した薄膜を成膜した。

【0107】実施例1と同様にして得られた薄膜を評価したところ、膜厚400nm、比誘電率25(1kHz)、抵抗率 $10^{10}\Omega$ m、チタン酸バリウムストロンチウム: アモルファスシリカの体積比1:1であり、また薄膜中のチタン酸バリウムストロンチウム粒子の比誘電率は150であった。

【0108】実施例7

高誘電率無機化合物粒子としてジルコニウム酸チタン酸鉛粒子(Zr:Ti=0.2:0.8、堺化学工業製、平均粒径200nm)5重量部、有機アモルファス絶縁物としてのポリイミドが溶媒に溶解した可溶性ポリイミ

ド溶液(JSR社製、商品名AL3046)25重量部を使用したこと、ホットプレートでの加熱を180℃、10分間としたことを除き、実施例1と同様にして薄膜を成膜した。なお、粉砕され、薄膜中に分散されるジルコニウム酸チタン酸鉛粒子の平均粒径は40nmであった。【0109】実施例1と同様にして得られた薄膜を評価したところ、膜厚400nm、比誘電率20(1kHz)、抵抗率10¹¹Ωm、ジルコニウム酸チタン酸鉛:ポリイミドの体積比は1:1であり、また薄膜中のジルコニウム酸チタン酸鉛粒子の比誘電率は120であった。

【0110】実施例8

高誘電率無機化合物粒子としてチタン酸ストロンチウム粒子(商品名ST-03、堺化学工業製、平均粒径300nm)4重量部、有機アモルファス絶縁物としてポリビニルアルコール(アルドリッチ社製)1重量部、溶媒として水10重量部、光架橋剤として重クロム酸アンモニウム0.02重量部を混合した混合液を調整し、この混合液を粉砕機に投入し120時間粉砕処理を行うことで、高誘電率無機化合物粒子の粉砕を行うと共にこの粒子を均一に分散させ、分散液を得た。なお、粉砕され、薄膜中に分散されるチタン酸ストロンチウムの平均粒径

は50nmであった。

【0111】この分散液を、アルミニウム電極をあらか じめ蒸着したガラス基板上にスピンコートし、UV光を 照射することによってポリビニルアルコールが架橋した 薄膜を成膜した。

【0112】実施例1と同様にして得られた薄膜を評価したところ、膜厚400nm、比誘電率25(1kHz)、抵抗率 10^{11} Ω m、チタン酸ストロンチウム:ポリビニルアルコールの体積比は1:1であり、また薄膜中のチタン酸ストロンチウム粒子の比誘電率は80であった。

【0113】実施例9~18

高誘電率無機化合物粒子として、表1に示す組成の粒子 を用いたことを除き、実施例1と同様にして薄膜を作製 した。

【0114】さらに、実施例1と同様にして得られた薄膜の特性を評価した。その結果を表1に併記する。

【0115】なお、表1中、「粒径」は粉砕などの処理 の済んだ状態の平均粒径を、「粒子率」は、薄膜中の高 誘電率無機化合物の体積分率を示す。

【表1

	高誘電率無機化合物			薄 饃			
	組成	粒径	比誘	膜厚	粒子率	比誘	抵抗率
		(µm)	電率	(nm)	(Vo1%)	電率	. (Ω m·).
実施例9	PbTiO ₃	40	80	500	5 0	3 8	1.010
実施例10	CaTiO,	40	70.	300	5 0	3.5	1010
実施例11	MgTiO,	40	18	400	5 0	1.8.	1.010
実施例12	PbZr0,	40	30	400	5 0	23	1010
実施例13	SrZrO,	4 0	30	500	5 0	23	1 0.10
実施例14	CaZrO,	40	2 5	500	50	2 1	1.010
実施例15	CaZrO,	40	25	300	50	2 1	1010
実施例16	Bi,Ti,O,	40	60	400	50	3 3	1010
実施例17	La,Ti,O,	40	30	400	5 0	23	1010
実施例18	Ta ₂ O ₅	50	20	500	50	19	1010

<トランジスタ>

実施例19

本実施例では、図1に示すようなトランジスタを作製した。

【0116】ボリイミド製の樹脂基板1表面に4mm× 1mmのアルミニウム矩形電極をメタルマスクを介して 膜厚80nm蒸着し、ゲート電極2を形成した。蒸着の 際の真空度は10-6 Torr(1.33×10-3P a)、基板温度は特に制御せず、室温とした。

【0117】このゲート電極2上に、実施例1と同様に 薄膜を成膜した。すなわち、樹脂基板1上にゲート電極 2を覆うように、シアノエチルプルラン中にチタン酸バ リウム粒子を分散させた膜厚500nm、比誘電率60 のゲート絶縁層3を形成した。なお、このゲート絶縁層 は特にパターニングしなかった。 【0118】次に、ゲート電極2位置にあわせてゲート 絶縁3上にメタルマスクを配置した後、ゲート絶縁膜3表面に金を膜厚40nm蒸着した。すなわち、ゲート絶縁層3上のゲート電極2の両端に相当する領域にメタルマスクによって分離して設けられたソース電極4およびドレイン電極5を形成した。蒸着の際の真空度は 10^{-6} Torr $(1.33 \times 10^{-3}$ Pa)、基板温度は特に制御せず、室温とした。ソース電極、ドレイン電極の形状は $1mm \times 2mm$ の矩形であり、1mmの辺が50 μm 間隔で配置されている。すなわちソース電極ードレイン電極間のチャネル長は $50\mu m$ 、チャネル幅は1m mである。ゲート電極2とソース電極4-ドレイン電極5は各々の長辺方向が交差するように配置した。

【0119】さらにゲート絶縁膜3、ソース電極4およびドレイン電極5上にペンタセンを膜厚200nm蒸着

してチャネル生成半導体層を作成した。なおペンタセンはあらかじめ昇華精製したものを使用し、10-6 Torr(1.33×10-3Pa)の真空中、基板温度90℃で蒸着を行った。このペンタセン蒸着膜は特にパターニングしなかった。

【0120】FET特性の測定

得られたトランジスタのFET電流ー電圧特性を、半導体パラメーターアナライザー(HP4145B)で測定した。測定はトランジスタを真空度10~5Torr(1.33×10~3 Pa)の真空中に配置して行った。図5は各ゲート電圧におけるソース・ドレイン間電流ーソース・ドレイン間電圧特性図である。この薄膜トランジスタはソース・ドレイン間電流のオンーオフ比105をゲート電圧5∨で達成した、

【0121】実施剛20~24


チャネル生成十万体層として、銅フタロシアニン蒸着膜(実施例20)、フラーレン C_6 。蒸着膜(実施例21)、 α ーヘキサチオフェン蒸若膜(実施例22)、レジオレギュラ・ボリ(3ーヘキシルチオフェン)スピンコート膜(実施例23)、(C_6 H $_5$ C $_2$ H $_4$ NH $_3$) $_2$ Sn I $_4$ スピンコート膜(実施例24)を使用したことを除き、実施例19と同様にしてトランジスタを作製し、得られたトランジスタのFET電流一電圧特性を測定した。

【0122】その結果ソース・ドレイン間電流のオンーオフ比 10^3 を達成した時のゲート電圧の絶対値はそれぞれ、5V(実施例20)、5V(実施例21)、5V(実施例22)、5V(実施例23)、4V(実施例24)であった。

【0123】比較例

比較のため、高誘電率無機化合物粒子を用いず、シアノ エチルプルランのみからなるゲート絶縁層を形成したト ランジスタを作成した。トランジスタの構成は、ゲート

【図1】



絶縁層が膜厚500 n mのシアノエチルプルラン膜であること以外は実施例19と同様である。

【0124】このトランジスタのFET電流 - 電圧特性を、実施例19と同様に測定した。その結果を図6に示す。

【0125】このトランジスタはソース・ドレイン間電流のオンーオフ比 10^5 を得るためにゲート電圧20V を要した。

[0126]

【発明の効果】本発明によれば、高温処理を施さずにゲート電圧が低電圧化されたトランジスタを作製できるため、例えば樹脂基板を用いたトランジスタを提供することが可能となる。

【図面の簡単な説明】

【図1】 本発明のトランジスタの第1の例を示す断面図。

【図2】 本発明のトランジスタの第2の例を示す断面図。

【図3】 本発明のトランジスタの第3の例を示す断面図。

【図4】 本発明のトランジスタの第4の例を示す断面図。

【図5】 実施例19のトランジスタのFET特性図。

【図6】 比較例のトランジスタのFET特性図。

【符号の説明】

1…基板

2…ゲート電極

3…ゲート絶縁層

3-1…高誘電率無機化合物粒子


3-2…アモルファス絶縁物

4…ソース電極


5…ドレイン電極

6…チャネル生成半導体層

【図2】









【図5】

$\begin{array}{c} 3 \\ 3-1 \\ 3-2 \end{array}$ $\begin{array}{c} 5 \\ 6 \end{array}$

【図4】

【図6】





フロントページの続き

(72)発明者 平岡 俊郎

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

Fターム(参考) 5F110 AAO8 AA30 BB01 CC01 CC03

CC05 CC07 DD01 EE01 EE02

EE03 EE04 EE06 EE14 EE41

EE43 EE44 FF01 FF03 FF06

FF07 FF21 GG05 GG24 GG25

GG41 GG42 HK01 HK02 HK03

HK04 HK06 HK21 HK31 HK32

HK33 NN02 NN22 NN24 NN27